# INTEGRATED CIRCUIT FOR DC LOAD

Patent number:

JP56098839

**Publication date:** 

1981-08-08

Inventor:

NISHIMURA KIYOSHI

Applicant:

ROHM CO LTD

**Classification:** 

- international:

H01L21/76; H01L27/04; H01L29/72

- european:

Application number:


JP19800001643 19800110

Priority number(s):

### Abstract of JP56098839

PURPOSE:To prevent erroneous operations to be caused by the parasitic transistor effects, by forming the capacitive or inductive DC load and the transistor for driving in the epitaxially grown layer separated with the established interval and by giving to such middle part of the layer within the epitaxial layer the preliminerily established voltage.

CONSTITUTION: The N type epitaxially grown layer on the P type substrate having the N<+> buried layer is separated by P layers 56, 58. The base 62, 64 are formed in the N layers 54A, 56, the emitters 66, 68, 70 are formed in the lavers 62, 54A, 540, and the transistor 60 is formed. The electrode is formed over the layers 64, 70, and the substrate 50 and the separated layer 540 is connected and earthed. The turnover of N layer 54A, 540 by Al electrode is prevented by the layers 68, 70. In this formation, the parasitic transistor 80 is formed through the layers 54A, 54B. When the transistor 60 is set in motion and the layer 54A goes below the electric potential on earthing, the current is fed for the most part from the layer 540 to the transistor 80. There are hardly any undesirable effects to the DC load circuit in the layers 54B, 54C, and the erroneous operations can be prevented.



## (19) 日本国特許庁 (JP)

10 特許出願公開

# ⑩公開特許公報(A)

昭56—98839

 識別記号

庁内整理番号 6426-5F 7210-5F

7514-5F

每公開 昭和56年(1981)8月8日

発明の数 1 審査請求 有

(全 6 頁)

### **匈直流負荷駆動用集積回路**

京都市右京区西院溝崎町21番地 株式会社東洋電具製作所內

②特 願 昭55-1643

頁 昭55(1980)1月10日

⑩発 明 者 西村清

砂出

⑪出 願 人 株式会社東洋電具製作所

京都市右京区西院溝崎町21番地

個代 理 人 弁理士 畝本正一

劈、 網 會

1. 発明の名称

**直庞负荷駆動用集積** 函路

#### 2. 特許請求の範囲

2. 検記分離エピタキシャル暦に高級度低抵抗 暦を形成したことを特徴とする特許請求の範囲第 1.項に記載の直流負荷駆動用集積回路。

8. 前記分離エピタキシャル層は第1の分離拡 散層及び半導体基板を介して接地電位に接続した ことを特徴とする特許請求の範囲第1項に記載の 直流負荷駆動用集積回路。

#### 3. 発明の辨細な説明

この発明は集積回路に係り、特に容量性若しく は誘導性の直流負荷をスイッチング感動する場合 に、分離拡散層を介して互に隣接するエピタキン ャル層間に生起する寄生トランジスタ効果の悪影響を防止する直流負荷駆動用集積回路に関する。

集積回路は単一の半導板上に複数の回路系子を 形成して電子回路を構成したプロックであり、半 導体着板上の各回路素子は分離拡散層で電気的に 隔離されている。 第1 図は半導体表板上に形成された返旋負荷駆動用集積回路の等価回路を示し、 この集積回路はモータ 2 の駆動電流を NPN 形トラ ンシスタ 4 、 6 、 8 、10、12、14及び抵抗16、18 で割倒できるように構成されている。即ち、入力 電子22に入力される正転制御信号でトランシスタ

第2図は回路素子の形成されるエピタキシャル 層の分離拡散層による隔離構造を示し、P形半導体基板30に成長させたN形エピタギシャル層はP形分離拡散層32の形成でN形エピタギシャル層34、36のように透画され、各N形エピタギシャル層34、36に適宜週路素子が形成される。各エピタギシャ

(3)

スタ38の電硫増福客をに応じてベース電流のを倍の電流がコレクを電流として隣接するN形エピタキシャル層36からN形エピタキシャル層34へ流入する。このコレクタ電流は隣接するエピタキシャル層36から供給されるので、このエピタキシャル層36に形成されている回路系子に流れる電流の一部が流出することでなり、この回路素子及びこの調路素子を含む回路に悪影響を及ぼすことでなる。

ル層34、36間の電気的を隔離は、P形半導体基板 30及び分離拡散層32を接地電位に接続してP形半 導体基板30とN形エピタキシャル層34又は36との 間におけるPN接合を逆パイアスとすることにより 維持されている。しかしながら、N形エピタキシ ャル層36に前記のようを容量性若しくは誘導性の 直旋負荷を駆動する回路案子が形成されている場 合には、逆誘導起電力の発生でN形エピタキシャ ル層34が接地電位よりさらに低い電位に成る場合 がある。このような場合P形半導体基板30及びP 形分離磁散層32とN形エピタキシャル層34との間 に推持されている逆パイアスが解除され、P形半 導体基板30及びP形分離拡散層32即ちP形層から N形エピタキシャル暦34へ電流が流入することに なる。即ち、N杉エピタキシャル曜34をコレクタ C、 P形層をベースB及び隣接するN形エピタキ シャル曲36をエミッタ匠とする胞中月月月月月1日 アプ 寄生トランジスタ38が動作する。この寄生ト ランジスタ38は P 形層から N 形エピタキシャル層 34への流入電流をベース電流とし、寄生トランジ

(4)

きない。このため、N形エピタキシャル層は寄生トランジスタが動作する電位に近い電位になるととになり、寄生トランジスタ効果による影響を完全には徐去できないものである。

また、他の方法としてP形分離拡散層32の幅を拡大して寄生トランシスタ38の有する電旋増幅率 身を低下させ、寄生トランシスタ効果の経蔵を踏る方法が考えられている。しかしながら、P形分離拡散層32の幅の拡大には占有面積を増大させるとから限界があり、この方法によっても月の十分な低下は朝待できず、寄生トランジスタ効果の大幅な軽減は凶り得ないものである。

この発明は以上の点に蓋みなされたもので、ダイオード等の外付けが応を付加しない極めて簡単な構成で、寄生トランジスタ効果による影響を除去し、 誤動作を生じない信頼性の高い 直流負荷駆動用集機 国路の提供を目的とする。

この発明は、半導体基板上に成長させたエピタキシャル値に複数の回路素子とともに形成され、 容量性者しくは誘導性の直流負荷を感動する駆動 以下、この発明の一実施例を図面に基づき詳細に説明する。

第4図は直統負荷駆動用集積回路の構成を示し、 第5図は第4図のV-V酸に沿う断面を示している。図において、P形半導体等で形成された半導体基板50には埋め込み層52、N形エピタキンャル層54A、54B、54C及びN形分離エピタキンャル層 540 が形成されている。 埋め込み層52は所定の処理が施された半導体基板50を拡散炉に入れて高機度のドナーを選択的に拡散させて形成され、ま

(7)

に隣接するN形エピタキシャル層54B、54Cには 図示しないが直流負荷駆動回路の回路素子が形成 される。

N形ェピタキシャル暦54人及び第1のP形分離 広散層56には、アクセブタを拡散して同時に形成 されたペース拡散領域62、64が設けられ、さらに、 ペース拡散領域62、N形エピタキシャル層54A及 びN形分離拡散層 540 にはドナーを拡散して同時 に形成されたエミッタ拡散領域66、68、70が設け られている。そして、ペース拡散頂娘62にはペー ス電便72、エミッタ拡散領域66にはエミッタ電便 74、及びエミッタ拡散領域68にはコレクタ電極76 が形成されて前記トランジスタ60が構成されてい る。また、ペース拡散領域64及びエミッタ拡散領 域70には両者に跨って電極部78が形成され、N形 分離エピタキシャル層 540 が電視部78、 兵1 の P 形分離拡散層56を介して半導体差板50に延気的に 接続され、接地(GND)電位に保持されている。 各電極72、74、76及び電極部78はアルミニウム蒸 着で同時に形成され、氦氦的結合を確実にするた

た、各N形エピタキシャル層54A、54B、54C、540はエピタキシャル成長炉で埋め込み層52の形成された半導体基板50の表面にエピタキシャル結晶層を成長させて1つのエピタキシャル層としてのウェークに形成される。そして第1及び第2のP形成でしたとクキシャル層である。なり、形成では一定の範囲に区域をある。といった個別に区域をある。といった個別では、54B、54C及びN形ののでは、54B、54C及びN形のの地域である。といった個別では、54B、54C及びN形のの地域である。といった個別では、54B、54C及びN形のの地域である。といった個別では、54B、54C及びN形のの地域である。といったののように、第100円ののよりを変更するのみで、第10円ののよりを変更するのみで、第10円ののよりを変更するのみで、第10円ののよりに表現して行わる。

第1及び第2のP形分離拡散層56、58及びN形分離エピタキシャル層 540 で区画されたN形エピタキシャル層54A には容量性者しくは誘導性の直流負荷を駆動する感動用トランジスタ60が形成され、例えば第1 図中のトランジスタ 8 又は14が形成される。また、このN形エピタキシャル優54A

(8)

め合金化され、集積回路の表面には酸化膜79が形成されている。なお、前配エミッタ拡散領域68、70は、電気的結合のために使用されるアルミニウムの接合によって生じるN形のエピタキンャル層54A、540がP形に反転することを防止し、正常なオーミックコンタクトを得るために形成されている。

以上のように構成したので、N形エピタキンヤル層54A、54B間に生起する寄生トランジスタ80は、第6図に示すように、N形エピタキシャル層54AをエミッタB、第1のP形分離拡散層56をベース、N形分離エピタキシャル層54Dを第1のコレクタC1、N形エピタキシャル層54Bを第2のコレクタC2として構成される。N形エピタキシャル層54Aには容量性若しくは誘導性の直流気を取りする駆動用トランスタ60が形成とピタキンク助作によってN形エピタキトラのスイッチング動作によってN形エピタキトランスタ80のベースである第1のP形分離拡散層56からエミッタ即ちN形エピタキシャル層54Aに向

って飛れるペース電視即ち挽入電流の3倍のコレ クタからエミッタに焼入することにたる。しかし ながら、この寄生トランジスタ80には2個のコレ クタCi、Czが存在し、エミッタには各コレクタCi、 C2からコレクタ電流が流入するととになるが、構 成上コレクタ電流の大部分は第1のコレクタC1か ら供給されることになるので、第2のコレクタCz から供給されるコレクタ電流は衝めて少ない。換 言すれば、N形エピタキシャル層54Aが接地電位 以下になった場合に流れる流入電流の大部分は第 1のP形分離拡散層56及UN形分離エピタ中シャ ル層 540より供給されるので、隣接するN形エピ タキシャル層54Bから硫入する電流は全んど無視 できる程度の備少となる。この結果、隣接するN 形エピタキシャル層54B、540 化形成される回路 業子への寄生トランジスタ 効果による無影響は除 去され、直流負荷収動回路の俱動作の発生は未然 化防止でき、信頼性の高い動作を得ることができ

とのような寄生効果の防止について、N形分離

U I)

また、前記実施例におけるN 形分離エピタキシャル層 540 は駆動トランジスタ60が形成されるN 形エピタキシャル層54人を全面的に包囲する形で形成されているが、第 9 図及び第10図に示すように、一部の範囲を包囲するように形成しても同様の効果が得られる。即ち、寄生効果が生じないか

また、供給源には別個の正電源のように高電位のものを使用してもよく、この場合には第7図に示すように、N形分離エピタキシャル層 540 の中央に形成したエミッタ拡散領域70A に電低78 A を形成し、この電極78 A に電原を接続する。

次 に N 形分 離エ ピタキシャ ル層 540 を 萬 8 図 ない し第10 図 について 説明 する。

12

或いは生じても問題とならない部分に対しては N 形分離エピタキシャル暦 540 は不要だからである。従って、N形エピタキシャル暦 540 A に隣接するエピタキシャル層が半導体基板50の端部に存在している場合には、回路案子が形成されていないので、端部側のエピタキシャル層からの流入電流は問題になり得ず、N 形分離エピタキシャル層 540 をあえて形成する必要はない。

以上説明したようにはなり、ないのの発明によれば、というの形成のの形成のの形成の分離エピタキャッキャッとのののでは、ないのののでは、ないののでは、ないののでは、ないののでは、ないののでは、ないののでは、ない

 要としていないので、構成が極めて簡略化でき、 従来の分離拡散層の概を拡大する方法に比較して 寄生効果による弊害の発生防止は完全になるとと
もに、分離拡散層の占有面積の増加が抑制できる。
4. 図面の簡単な説明

第1 図は直流負荷駆動用集積 回路の等価回路を示す回路図、第2 図は寄生トランジスタ効果を示す 説明図、第3 図は従来の寄生効果防止用の回路の 第4 図はなの発明の直流負債 取4 のの VーV線に沿り新面図、第6 図は寄生効果 防止の 作用を示す説明図、第7 図ないし第9 図は第9 図の X - X 級に沿り断面図である。

50… 半導体基板、54A、54B、54C…エピタキシャル層、540…分離エピタキシャル層、56… 第1 の分離拡散層、84…高速度低抵抗層。

代届人 弁理士 畝 本 正 一

**15** 

#### 第 | 図

